Projet : COSI - cosi

<body bgcolor="#FFFFFF" text="#000000" link="#9944EE" vlink= "#0000FF" alink="#00FF00">  <a name="CHILD_LINKS" id= "CHILD_LINKS"><strong>Sous-sections</strong></a> <ul> <li> <ul> <li><a name="tex2html272" href= "resul_alg_mn.html#SECTION00061010000000000000" target= "main" id="tex2html272"><small>Recherches menées au cours de l'année 2000</small></a></li> <li><a name="tex2html273" href= "resul_alg_mn.html#SECTION00061020000000000000" target= "main" id= "tex2html273"><small>Résultats</small></a></li> <li><a name="tex2html274" href= "resul_alg_mn.html#SECTION00061030000000000000" target= "main" id= "tex2html274"><small>Perspectives</small></a></li> </ul> </li> </ul> <hr /> <h2><a name="SECTION00061000000000000000" id= "SECTION00061000000000000000">Synthèse de très haut niveau</a></h2> <a name="COSI_resultats_alg" id="COSI_resultats_alg"></a> <p><a name="synthese" id="synthese"></a></p> <p><strong>Mots clés :</strong> <i>synthèse d'architecture, CAO, ASIC .</i></p> <p><br /> <br /> <span class="textbf">Participants :</span> David Cachera, Steven Derrien, Anne-Claire Guillou, Patrice Quinton, Fabien Quilleré, Sanjay Rajopadhye, Tanguy Risset.<br /> <br /></p> <h3>Résumé :</h3> <div class="ABSTRACT"> <i>Notre effort est concentré sur le développement du logiciel <small>MMA</small>lpha (voir section <a href= "logic_MMAlpha_Toc.html#mmalpha">5.2</a>) pour (1) la synthèse d'architectures régulières - notamment systoliques - et (2) la génération de code séquentiel ou parallèle à l'aide de transformations interactives. Le langage Alpha est la base de ce logiciel. Il autorise à la fois l'expression d'un algorithme parallèle régulier, et la description d'une architecture synchrone qui en supporte l'exécution.</i> </div> <h4><a name="SECTION00061010000000000000" id= "SECTION00061010000000000000">Recherches menées au cours de l'année 2000</a></h4> <br /> <p>Nos recherches en 2000 ont porté sur les aspects suivants :</p> <ul> <li>la mise en place d'une chaîne de compilation Alpha  <span class="MATH"><img width="15" height="9" align= "bottom" border="0" src="img1.png" alt= "$ \rightarrow$" /></span><small>FPGA</small> ;</li> <li>la génération d'interfaces entre un système matériel généré par le système <small>MMA</small>lpha et le système (logiciel) qui contrÔlera ce matériel ;</li> <li>l'étude de méthodes de pavage et de <em>retiming</em> appliquées aux co-processeurs <small>FPGA</small> ;</li> <li>l'étude du pavage oblique optimal d'espaces d'itération à deux dimensions ;</li> <li>l'utilisation de <small>MMA</small>lpha en temps que plate-forme de prototypage rapide pour différents algorithmes ;</li> <li>l'étude de méthodes pour déterminer automatiquement la largeur du chemin de données dans une architecture ;</li> <li>la compilation d'Alpha sur une machine à usage général en optimisant la taille mémoire utilisée, et la génération du code impératif associé ;</li> <li>l'intégration de méthodes formelles pour la démonstration de propriétés de systèmes Alpha ;</li> <li>l'étude algorithmique du problème du chemin algébrique.</li> </ul> <h4><a name="SECTION00061020000000000000" id= "SECTION00061020000000000000">Résultats</a></h4> <ul> <li>Le problème de la génération d'interfaces passe par la définition d'une architecture matérielle générique, afin de pouvoir ensuite automatiser la production d'interfaces [<a href= "bibliographie_Toc.html#PDPTA2000" target= "contents">24</a>].</li> <li>L'application des méthodes de pavage aux <small>FPGA</small> consiste en la détermination du meilleur compromis entre taille de la mémoire locale et parallélisme, sous contraintes de bande passante. Une solution analytique a été donnée [<a href= "bibliographie_Toc.html#ParelecRajoDer00" target= "contents">17</a>,<a href="bibliographie_ct.html#FCCM00" target="contents">16</a>], et donne lieu à une validation expérimentale sur carte SPYDER-X2. D'autre part, l'utilisation de techniques de <em>retiming</em> permet d'aller vers un parallélisme à grain fin des processeurs produits par <small>MMA</small>lpha [<a href= "bibliographie_Toc.html#RetimingRR" target= "contents">34</a>].</li> <li>L'étude du pavage oblique a pour but de minimiser le temps d'exécution total d'une machine parallèle à mémoire distribuée. Si les dépendances sont uniformes, et si l'on se restreint à des tuiles dont l'un des bords est parallèle à un bord du domaine considéré, il est possible de formuler une solution analytique par résolution d'un problème d'optimisation discrète non linéaire. Sur certaines classes de problèmes (comme par exemple l'alignement de séquences), le pavage oblique optimal donne une accélération quasi-linéaire sur IBM-SP2, ce qui semble être un nouveau résultat [<a href= "bibliographie_Toc.html#ABRY-semi-oblique-TR00" target= "contents">27</a>].</li> <li>Le flot de synthèse de <small>MMA</small>lpha a été validé par des exemples d'applications de « taille réelle ». À partir d'une description Matlab de l'application, un code Alpha est généré puis raffiné jusqu'à une description architecturale en VHDL synthétisable, qui peut ensuite être simulée. Les exemples traités ont été un filtre adaptatif (DLMS) et un algorithme de rétropropagation dynamique (avec application aux réseaux de neurones) [<a href= "bibliographie_Toc.html#JNRDM2000" target= "contents">20</a>,<a href= "bibliographie_ct.html#PARELECAnneC" target= "contents">19</a>]. Ce travail a été réalisé en collaboration avec l'Université du Québec à Trois-Rivières.</li> <li>La détermination de la largeur du chemin de données passe par une traduction d'un programme Alpha vers une forme abstraite (exprimée également en Alpha) qui consiste en un système d'équations sur les tailles des mots codant chaque variable. Dans certains cas, il est possible de résoudre ces équations par un appel au solveur de Mathematica, ou par utilisation de l'algèbre ( <i>max, plus</i>). la détermination de certaines largeurs doit faire appel à l'utilisateur, en particulier lorsque celles-ci sont liées à des propriétés intrinsèques de l'algorithme (convergence par exemple). L'implémentation de ces méthodes dans l'environnement <small>MMA</small>lpha est en cours, via l'enrichissement du système de typage de Alpha.</li> <li>La compilation de systèmes Alpha sous forme de nids de boucles impératifs avec optimisation de la mémoire utilisée a fait l'objet d'une implémentation dans le module CodeGen, qui génère du code C. Ce module a été mis sous licence <small>GNU</small> et intégré dans la suite <small>MMA</small>lpha.</li> <li>Le flot de dérivation <small>MMA</small>lpha qui part d'une spécification de très haut niveau pour arriver à une description architecturale garantit théoriquement la correction de l'architecture finale. Ceci est dû au fait que les transformations utilisées conservent la sémantique des systèmes. Cependant, il est parfois nécessaire de valider certaines transformations (qui ne préservent pas intégralement la sémantique), ou de vérifier certaines propriétés non triviales de spécifications complexes. Dans ce but, nous avons défini et implémenté un ensemble de méthodes de vérification formelle qui font appel à la fois à <small>MMA</small>lpha et au démonstrateur de théorèmes PVS [<a href="bibliographie_Toc.html#PVS-RR" target= "contents">28</a>].</li> <li>La visite de B. Sinha (ISI) a été l'occasion d'étudier l'expression de programmes non affines en Alpha (tris, FFT, etc.).</li> </ul> <h4><a name="SECTION00061030000000000000" id= "SECTION00061030000000000000">Perspectives</a></h4> <br /> <p>Les travaux futurs à court terme concernent les points suivants :</p> <ul> <li>l'expression au niveau matériel de systèmes avec ordonnancement multidimensionnel ;</li> <li>la génération de <small>VHDL</small> et de code impératif pour des programmes Alpha structurés ;</li> <li>la poursuite de la définition et de l'implémentation de méthodes de preuve formelle pour des programmes Alpha structurés ;</li> <li>l'implémentation dans <small>MMA</small>lpha des  <span class="MATH"><img width="13" height="11" align= "bottom" border="0" src="img2.png" alt= "$ \mathcal {Z}$" /></span>-polyèdres ;</li> <li>l'intégration des outils vers les <small>FPGA</small> : interfaçage et optimisation globale (combinaison des optimisations liées au pavage et au <em>retiming</em>) ;</li> <li>l'étude de l'interaction entre estimation du routage et retiming (dans le cadre des <small>FPGA</small>).</li> </ul> </body>