Projet : EPATR - epatr

<body bgcolor="#FFFFFF" text="#000000" link="#9944EE" vlink= "#0000FF" alink="#00FF00">  <a name="CHILD_LINKS" id= "CHILD_LINKS"><strong>Sous-sections</strong></a> <ul> <li><a name="tex2html195" href= "prese_module-5_mn.html#SECTION00024100000000000000" target="main" id="tex2html195"><small>Description d'applications</small></a></li> <li><a name="tex2html196" href= "prese_module-5_mn.html#SECTION00024200000000000000" target="main" id="tex2html196"><small>Étude des propriétés des processus synchrones</small></a></li> <li><a name="tex2html197" href= "prese_module-5_mn.html#SECTION00024300000000000000" target="main" id="tex2html197"><small>Méthodes et outils pour la conception d'architectures de mise en oeuvre</small></a></li> <li><a name="tex2html198" href= "prese_module-5_mn.html#SECTION00024400000000000000" target="main" id="tex2html198"><small>Développements et expérimentations</small></a></li> </ul> <hr /> <h2><a name="SECTION00024000000000000000" id= "SECTION00024000000000000000">Thèmes de recherche</a></h2>  <a name="EPATR_presentation_module-5" id= "EPATR_presentation_module-5"></a> <p><strong>Mots clés :</strong> <i>Signal, conception synchrone, vérification, transformation de programme, communication synchrone/asynchrone, architecture hétérogène, composant matériel, format commun, programmation synchrone, DC+, Statecharts, automatismes industriels, système dynamique polynomial, synthèse de contrÔleur, BDD .</i></p> <p><a name="themes-recherche" id="themes-recherche"></a></p> <p>S'appuyant sur une expression en Signal des différentes versions d'un système en cours de conception, la méthodologie que nous développons consiste en l'application d'une série de transformations de descriptions respectant le schéma suivant :</p> <ul> <li>spécification, conception et vérification de l'application indépendamment de l'architecture cible, grâce à l'hypothèse de synchronisme et au non-déterminisme qui permet d'une part de fournir un modèle du comportement de l'environnement, d'autre part de donner des spécifications partielles ;</li> <li>affinement progressif vers l'implémentation (conception détaillée incluant le partitionnement) guidé par des simulations/vérifications à différents niveaux ; à cette étape, la cible est une architecture logicielle pouvant être vérifiée et évaluée ; cette cible peut comporter des spécifications de composants prédéfinis ;</li> <li>implantation effective du schéma d'exécution obtenu sur des architectures y compris asynchrones et distribuées, en relâchant au besoin l'hypothèse de synchronisme (tout en restant dans le cadre du modèle synchrone), et en garantissant une implémentation correcte ;</li> <li>génération de code exécutable, de descriptions de composants matériels ou de composants hybrides matériels/logiciels.</li> </ul> <p>Nos activités de recherche concernent les différentes étapes de ce schéma de conception. Comme certaines de ces activités concernent plusieurs de ces étapes, nous distinguons ici, pour une meilleure lisibilité, les thèmes suivants : description d'applications, étude des propriétés des processus synchrones, méthodes et outils pour la conception d'architectures de mise en oeuvre, développements et expérimentations.</p> <h3><a name="SECTION00024100000000000000" id= "SECTION00024100000000000000"></a> <a name="descr-proc" id= "descr-proc"></a><br /> Description d'applications</h3> <p>La description d'une application, tant au niveau de la spécification que de la conception, suppose l'existence d'un langage suffisamment expressif pour les classes d'applications visées ; la réduction des ruptures dans le cycle de conception est favorisée par le support logiciel des traitements dans une sémantique homogène. Les études portant sur l'augmentation du pouvoir d'expression du langage Signal ont pour but d'étendre le domaine d'application des techniques synchrones, soit par la définition de relations sémantiques entre les formalismes synchrones et d'autres formalismes, soit par l'adjonction de nouvelles primitives ou de nouveaux concepts dans le langage lui-même.</p> <ul> <li>Avec la société <small>TNI</small> (voir section <a href="contr_module-27_Toc.html#tni">7.4</a>) qui commercialise Sildex, un environnement de programmation fondé sur Signal, nous avons travaillé à la définition d'une <em>nouvelle version (V4)</em> dont l'une des principales extensions porte sur la modularité ; d'autres extensions ont également été définies et de nouvelles techniques de compilation sont implémentées (voir section <a href="resul_module-16_Toc.html#V4">6.1</a>) ;</li> <li>Entreprises initialement dans le cadre d'un ancien projet avec les Laboratoires de Marcoussis, les études sur les liens entre le paradigme objet et le modèle synchrone trouvent un nouvel élan dans les travaux auxquels nous participons sur la conception de <small>BDL</small> et le lien avec <small>UML</small> ; <small>BDL</small> est un formalisme reposant sur le modèle synchrone pour la spécification de comportements d'objets (voir section <a href= "resul_module-17_Toc.html#bdl">6.2</a>).</li> </ul> <p>Le <em>format commun</em> de la programmation synchrone (<small>DC+</small>) résulte de travaux menés depuis plusieurs années, tout d'abord par les équipes franÇaises dans lesquelles ont été conÇus les langages synchrones Esterel, Lustre et Signal au sein du groupement <small>C2A</small>, puis dans le cadre d'un projet européen Eureka (Synchron), et enfin dans le cadre des projets européens <small>LTR</small> Syrf et <small>R</small>&<small>D</small> Sacres [<a href= "bibliographie_Toc.html#dc-plus" target= "contents">Sac97</a>]. La définition de ce format a été décidée en vue de favoriser le partage de logiciels issus de la communauté synchrone, mais aussi de permettre une large ouverture vers d'autres formalismes en amont, et d'autres outils, latéralement et en aval. Il est aujourd'hui intégré à l'environnement Signal (voir section <a href= "logic_module-13_Toc.html#logiciel-signal">5.1</a>).</p> <p>Le projet européen Sacres a eu précisément pour objectif de développer un environnement de conception multi-formalisme synchrone à destination des applications critiques enfouies. Il se poursuit aujourd'hui sous une autre forme dans le cadre du projet européen IST SafeAir (voir section <a href= "contr_module-26_Toc.html#safeair">7.3</a>). Une autre étude basée sur le multi-formalisme concerne la modélisation et traduction des langages de programmation d'automatismes industriels de la norme <small>IEC</small> 1131 (voir section <a href= "resul_module-18_Toc.html#norme-iec">6.3</a>).</p> <h3><a name="SECTION00024200000000000000" id= "SECTION00024200000000000000"></a> <a name= "proprietes-proc-synchrones" id= "proprietes-proc-synchrones"></a><br /> Étude des propriétés des processus synchrones</h3> <p>Un programme Signal décrit le comportement d'un système de transitions dont divers formalismes permettent d'étudier les propriétés.</p> <p>Jusqu'à une période récente, nos travaux sur ce thème ont porté essentiellement sur une modélisation des comportements par des <em>systèmes dynamiques polynomiaux</em> sur les entiers modulo 3 (permettant le codage des booléens et de l'absence d'occurrence d'un signal à un instant donné). Un système de calcul symbolique (Sigali) a été développé dans ce cadre (voir section <a href= "logic_module-14_Toc.html#sigali">5.2</a>). C'est dans ce système que sont maintenant étudiées des techniques de <em>synthèse de contrÔleurs,</em> techniques utilisables pour affiner des spécifications, pour aider à la conduite de postes de commandes, voire à la génération automatique de tests (voir section <a href= "resul_module-20_Toc.html#synthese">6.5</a>).</p> <p>Les systèmes dynamiques permettent d'analyser (partiellement) les trajectoires des processus dans un ensemble d'états résultant de la combinaison de variables du programme Signal. Cet ensemble lui-même est l'objet, dès la compilation, de calculs qui reposent sur une représentation par hiérarchie de <small>BDD</small> ( <em>Binary Decision Diagrams</em> -- représentation de formules booléennes) : ceci est appelé <em>calcul d'horloges</em> [<a href= "bibliographie_Toc.html#sigart-amagbe95b" target= "contents">1</a>]. Ces calculs sont utilisés en particulier pour effectuer des <em>transformations de programmes</em> en vue de vérification, de distribution et de génération de code.</p> <p>Une approche plus classique pour l'étude des propriétés des programmes consiste en la génération d'un automate fini qui peut alors être fourni à des outils de vérification automatique largement développés et utilisés dans la communauté. Nos travaux portent notamment sur la <em>génération d'automates</em> prenant en compte la hiérarchie des horloges, et sur des méthodes de réduction et de comparaison (voir section <a href= "resul_module-19_Toc.html#automates">6.4</a>).</p> <p>Des approches complémentaires pour la vérification de propriétés sont fournies par les techniques d' <em>interprétation abstraite,</em> permettant la prise en compte de signaux numériques, par exemple, et d'autre part par la démonstration interactive de théorèmes (voir section <a href= "resul_module-19_Toc.html#co-induc">6.4</a>).</p> <h3><a name="SECTION00024300000000000000" id= "SECTION00024300000000000000"></a> <a name="mise-en-oeuvre" id="mise-en-oeuvre"></a><br /> Méthodes et outils pour la conception d'architectures de mise en oeuvre</h3> <p>La définition de l'architecture supportant l'application temps réel peut comporter différentes classes de composants comme des processeurs standards, des <small>DSP</small>, des Asics, etc., et c'est donc dans la perspective de mise en oeuvre sur de telles cibles hétérogènes que nous inscrivons aussi bien nos études sur la conception détaillée et le codage que des activités relevant de la conception conjointe matériel/logiciel.</p> <p>Le problème du partitionnement d'un programme flot de données synchrone est abordé en s'attachant aux propriétés structurelles du graphe de l'application ; supposant donnée une répartition du code sur une architecture cible (cette répartition peut résulter d'algorithmes d'optimisation ou être explicitée comme spécification non fonctionnelle, par exemple pour des raisons de traÇabilité), nous nous proposons de produire, par des transformations locales à chaque composant de cette architecture, à la fois le code pour ces composants et les protocoles de communication à mettre en oeuvre (voir section <a href= "resul_module-21_Toc.html#Epatr-recherche-distrib">6.6</a>). Cette mise en oeuvre peut être «Globalement Asynchrone Localement Synchrone» (Gals). Le cadre théorique de nos recherches permet de caractériser des mises en oeuvre synchrones ou partiellement désynchronisées en terme de préservations de propriétés de flots, d'ordres partiels, de taille mémoire, par rapport au programme initial.</p> <p>Pour la génération de composants matériels ou de code exécutable sur un processeur programmable, l'approche que nous adoptons est là encore celle de la transformation de programmes conduisant à une expression en Signal aussi proche que possible de la structure du code cible (C ou <small>VHDL</small> actuellement). Cette approche diminue les risques d'incorrection liés au passage à un autre langage.</p> <p>Elle est accompagnée d'études sur la modélisation synchrone de composants matériels en vue du prototypage rapide de circuits spécifiques, qui participent à l'activité grandissante du projet sur le thème de la conception conjointe matériel/logiciel (voir section <a href= "resul_module-22_Toc.html#circuits">6.7</a>).</p> <p>Dans l'approche synchrone, les durées d'exécution ne sont pas directement prises en compte. La prise en compte de ces durées, nécessaire à la vérification de la correction de la mise en oeuvre en regard des contraintes temps réel, est effectuée en considérant une interprétation qui, à un programme synchrone et une architecture donnée, associe un programme synchrone sur nombres entiers ; l'image du programme initial modélise les durées d'exécution de la mise en oeuvre. On peut alors simuler le programme image ou chercher à utiliser des techniques analytiques, comme par exemple celles qu'offre l'algèbre MaxPlus (voir section <a href= "resul_module-23_Toc.html#Epatr-recherche-maxplus">6.8</a>).</p> <h3><a name="SECTION00024400000000000000" id= "SECTION00024400000000000000"></a> <a name= "developpements-experimentations" id= "developpements-experimentations"></a><br /> Développements et expérimentations</h3> <p>Les travaux théoriques conduits dans le projet aboutissent à des prototypes mettant en oeuvre les algorithmes conÇus au cours de ces études. Nous nous efforÇons de conserver et diffuser ce savoir-faire du projet par une intégration dans un environnement de conception construit autour du langage Signal. Une section est consacrée à la présentation de ce logiciel (section <a href= "logic_module-13_Toc.html#logiciel-signal">5.1</a>).</p> <p>Des expérimentations sont conduites pour valider les algorithmes en relation avec des industriels. Elles concernent également la diffusion des principes synchrones par des développements donnant à des formalismes divers une traduction en Signal. Enfin l'étude d'applications en coopération avec des industriels ou des projets académiques est une source importante des problèmes nouveaux que traite le projet <small>EP-ATR</small>.</p> </body>