previous up next contents
Précédent : Antémémoires à secteurs Remonter : Architectures de processeurs Suivant : Parallélisme sur le

Gestion-optimisation du pipeline

Mots clefs : pipeline,optimisation de code,hiérarchie mémoire Les performances des processeurs dépendent à la fois du temps de cycle du processeur, de l'organisation interne des unités fonctionnelles et des performances de la hiérarchie mémoire. Ces performances dépendent en outre de la prise en compte au niveau de la génération de code des caractéristiques fines de la machine.

Les travaux sur l'outil de transformation de code assembleur (OCO) sont effectués en collaboration avec le projet Api [23]. Cet outil permet à partir d'une description du format de l'assembleur et de l'architecture cible, de mettre en oeuvre des techniques d'ordonnancement de code tel que le pipeline logiciel. Le logiciel OCO est actuellement en cours d'extension pour permettre une description simple des architectures superscalaires.

Cet outil associé à un simulateur d'architectures superscalaires a permis d'entreprendre des études sur des choix d'architectures :