La parallélisation des algorithmes numériques irréguliers, dont les accès aux données ne sont pas connus lors de l'étape de compilation, est une tâche difficile. L'utilisation d'un mécanisme de mémoire virtuelle partagée permet de résoudre en partie les problèmes rencontrés (distribution des données dans les mémoires locales des processeurs). Cependant, l'obtention de performances passe par des techniques d'optimisation à l'exécution permettant de réduire les mouvements de données entre les processeurs. Dans le cadre d'une collaboration avec J. Erhel du projet Aladin, plusieurs schémas permettant de réduire les mouvements de pages en éliminant notamment les faux-partages (écritures concurrentes dans une même page par plusieurs processeurs) ont été élaborés puis évalués sur plusieurs calculateurs (iPSC/2, KSR) [2] [14] [15] [16]. Certains de ces schémas s'appuient sur des techniques d'apprentissage afin de mieux guider l'exécution des algorithmes parallèles. Ces schémas d'exécution sont en cours de mise en oeuvre au sein du générateur de code Fortran-S afin d'automatiser les transformations de programme nécessaires pour utiliser ces schémas.