![]()
Précédent : Parallélisation d'algorithmes de synthèse
d'images Remonter : Actions de recherche Suivant
: Actions industrielles
Participants : Michel Allemand, François Bodin, André Seznec
Mots-clés : conception conjointe matériel-logiciel Une étude menée en partenariat avec Motorola (Austin) a pour but l'exploration du modèle synchrone pour le prototypage rapide et sûr de composants matériels. Ces travaux sont effectués en collaboration avec les projets Inria Epatr, Api et Meije. L'étude s'appuie sur l'expérience des équipes dans le domaine de la conception conjointe matériel-logiciel. Le langage temps réel Signal permettant de prouver formellement la conservation de propriétés temporelles de programmes dérivés d'une spécification initiale, nous cherchons à montrer que l'utilisation d'un tel langage pour la description comportementale permet une diminution du temps de cycle de conception. Nous définissons une méthodologie de modélisation et de validation. Parallèlement, nous nous penchons sur la génération de code Verilog au niveau transfert de registres.