Précédent : Contexte Remonter : Méthode d'Adéquation Algorithme Architecture pour Suivant : Action industrielles
Précédent : Contexte Remonter : Méthode
d'Adéquation Algorithme Architecture pour
Suivant : Action industrielles
A 
et le co-design de
systèmes temps réel pour l'automatique : la méthodologie
proposée tente de répondre au problème du ``co-design''
(développement conjoint logiciel matériel) depuis le niveau de la
spécification, où les architecture sont virtuelles, jusqu'au
niveau de l'implantation, où les architectures matérielles sont
construites avec des processeurs et des circuits intégrés
reconfigurables, eux-même conçus et réalisés selon cette
méthodologie. Le domaine de l'automobile, avec les futurs
systèmes de commande d'organes à travers un réseau informatique,
offre un bel exemple de co-design de système d'automatique
embarqué. Un exemple de co-design ``algorithme de
commande/architecture du système informatique'' est étudié avec
Praxitèle (commande d'un Praxicar de deuxième génération à
travers le bus CAN). Un exemple de co-design ``architecture de
système/processeur spécialisé'' est étudié dans le cadre de la
collaboration avec le consortium PUMA. Voir les actions
industrielles.
Modèle d'algorithme : nos travaux sur les modèles de graphes de dépendances factorisés ont été généralisés pour inclure le modèle flot de données conditionné. Dans le cadre du projet Synchrone (CP2I et groupement de recherche C2A) et du projet EUREKA SYNCHRON, nous avons participé à la spécification d'outils servant à manipuler le format commun flot de données conditionné déclaratif ``DC''.
Modèle d'architecture : le modèle multi-composant a été utilisé pour spécifier des multi-processeurs construits à partir de Tranputers T9000, de processeurs de traitement du signal TMS320C40 et ADSP21060, de microcontrôleurs MC68332, i80C196, RTX2000, de processeurs i80386, et de circuits intégrés reconfigurables XILINX. Ce modèle a été aussi utilisé pour étudier la production automatique des parties ``data-path'' aussi bien que ``control-path'' de circuits intégrés reconfigurables sous la forme d'un programme VHDL synthétisable.
Modèle d'exécutif : le nouveau modèle d'exécutif mis au point l'an dernier a été utilisé pour réaliser les noyaux d'exécutif des processeurs cités au paragraphe précédent.
Heuristiques d'optimisation : notre heuristique rapide de type ``glouton'', qui permet d'optimiser les performances temps-réel de l'implantation d'un algorithme sur une architecture, a été améliorée pour permettre le routage parallèle de communications simultanées entre deux processeurs. Par ailleurs, une spécification détaillée orientée objet a été réalisée en vue de faciliter les extensions et le portage de l'heuristique.
Logiciel d'aide à l'implantation SynDEx : la version V4 de SynDEx a été terminée et distribuée. Elle génère des exécutifs avec allocations totalement statiques (communications ordonnancées, gestion mémoire, synchronisation calculs-communications), dans un macro-code intermédiaire indépendant des jeux d'instructions des processeurs. Les macros traduisant les primitives du noyau d'exécutif sont simples à coder (pour la plupart, quelques instructions seulement) et donc introduisent de très faibles surcoûts (espace mémoire code et données et temps d'exécution) sur tous les processeurs pour lesquels elles ont été codées.
SynDEx dans le silicium : afin de pousser à
l'extrême la minimisation des ressources supportant l'exécutif et
ses interactions avec le séquenceur d'opérations arithmétiques et
logiques (CPU), nous avions étudié la faisabilité d'un
microcontrôleur intégrant dans le silicium les primitives du
noyau d'exécutifs de SynDEx. Une spécification au niveau RTL de
l'architecture de ce processeur a été définie. Elle sera utilisée
en 1997 pour réaliser en collaboration avec l'IEF (Paris XI,
Orsay) un simulateur VHDL du processeur, puis une version sur
circuit reconfigurable.
Précédent : Contexte
Remonter : Méthode d'Adéquation Algorithme Architecture
pour Suivant : Action industrielles