Projet : CAPS

Précédent : Divers Remonter : Compilation, architectures parallèles et systèmes

Références

Ouvrages et articles de référence de l'équipe

[1]

F. ANDRÉ, M. L. FUR, Y. MAHÉO, J.-L. PAZAT,
« The Pandore Data Parallel Compiler and its Portable Runtime »,
in: High-Performance Computing and Networking, LNCS 919, Springer Verlag, p. 176-183,
Milan, Italy, mai 1995.

[2]

F. BODIN, P. BECKMAN, D. GANNON, J. SRINIVAS,
« Sage++ : a class library for building Fortran and C++ restructuring tools »,
Proceedings of the Second Object-Oriented Numerics Conference, avril 1994.

[3]

F. BODIN, W. JALBY, C. EISENBEIS, D. WINDHEISER,
« Window-based register allocation »,
Code Generation - Concepts, Tools, Techniques, Proceedings of the International Workshop on Code Generation, 1991, p. 119-145.

[4]

F. BODIN, L. KERVELLA, T. PRIOL,
« Fortran-S : a fortran interface for shared virtual memory architectures »,
in: Proceedings of Supercomputing, IEEE Computer Society Press (éditeur), p. 274-283,
novembre 1993.

[5]

F. BODIN, A. SEZNEC,
« Skewed associativity improves performance and en hances predictability »,
IEEE Transactions on Computers, mai 1997.

[6]

C. EISENBEIS, W. JALBY, D. WINDHEISER, F. BODIN,
« A strategy for array management in local memory »,
Journal of Mathematical Programming, 63, 1994, p. 331-370.

[7]

Z. LAHJOMRI, T. PRIOL,
« KOAN: A Shared Virtual Memory for iPSC/2 Hypercube »,
in: Proc. of the 2nd Joint Int'l Conf. on Vector and Parallel Processing (CONPAR'92), p. 441-452,
septembre 1992.

[8]

P. MICHAUD, A. SEZNEC, R. UHLIG,
« Trading conflict and capacity aliasing in condit ional branch predictors »,
in: Proceedings of the 24th International Symposium on Computer Architecture, IEEE-ACM (éditeur),
Denver, juin 1997.

[9]

A. SEZNEC, S. JOURDAN, P. SAINRAT, P. MICHAUD,
« Multiple-block ahead branch predictors »,
in: Proceedings of the 7th conference on Architectural Support for Programming Languages and Operating Systems,
octobre 1996.

Thèses et habilitations à diriger des recherches

[10]

S. CHAUVEAU,
Menhir : Un environnement pour l'exécution efficace des codes Matlab,
Thèse de doctorat, université de Rennes I, février 1998.

[11]

P. MICHAUD,
Chargement des instructions sur les processeurs superscalaires,
Thèse de doctorat, université de Rennes I, novembre 1998.

[12]

E. ROHOU,
Infrastructures et stratégies de compilation pour parallélisme à grain fin,
Thèse de doctorat, université de Rennes I, novembre 1998.

[13]

D. TRUONG,
Optimisations logicielles de la localité: le placement précis des données en mémoire,
Thèse de doctorat, Université de Rennes I, septembre 1998.

Articles et chapitres de livre

[14]

F. BODIN, H. LEROY, Y. MÉVEL, R. QUINIOU,
« Portage de code pour architectures hautes performances »,
Technique et Science Informatiques, mai 1998.

Communications à des congrès, colloques, etc.

[15]

P. BEAUGENDRE, T. PRIOL, G. ALLÉON, D. DELAVAUX,
« A Client/Serveur Approach for HPC Applications within a Networking Environment »,
in: HPCN'98, LNCS, Springer Verlag, 1401, p. 518-525,
Amsterdam, Pays-Bas, avril 1998.

[16]

F. BODIN, Z. CHAMSKI, S. LELAIT, E. ROHOU, A. SAWAYA, A. SEZNEC, J. WANG,
« Towards a Retargetable Framework for Software Pipelining »,
in: Compilers for Parallel Computers, P. Fritzson (éditeur), p. 90-99,
Linköping, Suède, juin 1998.

[17]

F. BODIN, T. KISUKI, P. KNIJNENBURG, M. O'BOYLE, E. ROHOU,
« Iterative Compilation in a Non-Linear Optimisation Space »,
in: Proceedings of the Workshop on Profile and Feedback-Directed Compilation, in Conjunction with the International Conference on Parallel Architectures and Compilation Techniques (PACT '98),
Paris, octobre 1998.

[18]

F. BODIN, Y. MÉVEL, R. QUINIOU,
« A User Level Program Transformation Tool »,
in: Proceedings of the International Conference on Supercomputing,
Melbourne, Australia, juillet 1998.

[19]

S. CHAUVEAU, F. BODIN,
« Menhir: An Environment for High Performance Matlab »,
in: Proceedings of the Fourth Workshop on Languages, Compilers, and Run-time Systems for Scalable Computers,
Pittsburgh, PA, USA, mai 1998.

[20]

S. HILY, A. SEZNEC,
« Standard memory hierarchy does not fit simultaneous multithreading »,
in: Proceedings of the Workshop on Multithreaded Execution, Architecture and Compilation (MTEAC' 98),
Las Vegas, février 1998.

[21]

S. HILY, A. SEZNEC,
« Out-Of-Order Execution May Not Be Cost-Effective on Processors Featuring Simultaneous Multithreading »,
in: Proceedings of the fifth symposium on High Performance Computer Architecture (HPCA-5),
Orlando, janvier 1999.

[22]

P. LAUNAY, J.-L. PAZAT,
« A Framework for Parallel Programming in Java »,
in: HPCN'98, LNCS, Springer Verlag, 1401, p. 628-637,
Amsterdam, avril 1998.

[23]

P. LAUNAY, J.-L. PAZAT,
« Generating distributed programs by component transformations in an object oriented framework »,
in: Seventh Workshop on Compilers for Parallel Computers, p. 100-104,
Linköping, Sweden, juin 1998.

[24]

P. LAUNAY, J.-L. PAZAT,
« Generation of distributed parallel Java programs »,
in: Euro-Par'98, LNCS, Springer Verlag, 1470, p. 729-732,
Southampton, UK, septembre 1998.

[25]

M.BARRETEAU, F.BODIN, P.BRINKHAUS, Z.CHAMSKI, H-P.CHARLES, C.EISENBEIS, J.GURD, J.HOOGERBRUGGE, P.HU, W.JALBY, P.KNIJNENBURG, M.O'BOYLE, E.ROHOU, R.SAKELLARIOU, A.SEZNEC, E.STOHR, M.TREFFERS, H.WIJSHOFF,
« OCEANS: Optimising Compilers for Embedded Applications »,
in: Proceedings of EuroPar'98,
Southampton, UK, septembre 1998.

[26]

D. MENTRÉ, T. PRIOL,
« NOA: A Shared Virtual Memory over a SCI Cluster »,
in: Proceedings of SCI Europe'98, Technology and Applications, H. Hellwagner, A. Reinefeld (éditeurs), p. 43-50,
Bordeaux, France, septembre 1998.

[27]

T. PRIOL, C. RENÉ,
« COBRA: A CORBA-compliant Programming Environment for High-Performance Computing »,
in: Euro-Par'98, LNCS, Springer Verlag, 1470, p. 1114-1122,
Southampton, UK, septembre 1998.

[28]

T. PRIOL,
« High Performance Computing for Image Synthesis »,
in: VECPAR'98, p. 879-894,
Porto, Portugal, juin 1998.

[29]

L. RENAMBOT, D. FIGULS,
« Convergence Analysis in a Parallel Radiosity Algorithm using Virtual Interfaces »,
in: Second Eurographics Workshop on Parallel Graphics and Visualisation,
Rennes, septembre 1998.

[30]

E. ROHOU, F. BODIN, Z. CHAMSKI, A. SEZNEC,
« SALTO : un système pour la manipulation de code assembleur »,
in: Adéquation Algorithme Architecture en traitement du signal et images, CEA/Leti/CNRS/Isis,
janvier 1998.

[31]

D. TRUONG, F. BODIN, A. SEZNEC,
« Improving Cache Behavior of Dynamically Allocated Data Structures »,
in: Proceedings of the International Conference on Parallel Architectures and Compilation Techniques (PACT'98),
octobre 1998.

[32]

D. TRUONG,
« Considerations on Dynamically Allocated Data Structure Layout Optimization »,
in: Proceedings of the Workshop on Profile and Feedback-Directed Compilation, in Conjunction with the International Conference on Parallel Architectures and Compilation Techniques (PACT '98),
Paris, octobre 1998.

Rapports de recherche et publications internes

[33]

F. BODIN, Z. CHAMSKI, C. EISENBEIS, E. ROHOU, A. SEZNEC,
« GCDS: a compiler strategy for trading code size against performance in embedded applications »,
rapport de recherche n^o 3346, Inria, janvier 1998.

[34]

T. LAFAGE, A. SEZNEC, E. ROHOU, F. BODIN,
« Code Cloning Tracing: A New Approach to Trace Collection »,
rapport de recherche n^o 1176, IRISA, mars 1998.

[35]

P. MICHAUD, A. SEZNEC, S. JOURDAN, P. SAINRAT,
« Alternative schemes for high-bandwidth instruction fetching »,
rapport de recherche n^o 1180, Irisa, mars 1998.

Divers

[36]

P. BEAUGENDRE, T. PRIOL,
« Cobra Runtime System: User Manual v2.02 »,
PACHA deliverable D5140.1,
Aout 1998.

[37]

P. BEAUGENDRE,
« Porting of the runtime system to Solaris86 »,
PACHA deliverable D5160.1,
Aout 1998.

[38]

F. BODIN, S. CHAUVEAU,
« Advanced User Transformation Module Specification Report »,
FITS deliverable 4.2.1,
1998.

[39]

M. LORIOT, S. LANTÉRI, T. PRIOL,
« Survey on Software interoperability and platform independence: the next generation of simulation environments »,
SOFT-IT deliverable,
Juillet 1998.

[40]

N. MAMAN, G. MALARD, T. CORNU, T. PRIOL,
« SOFT-IT demonstrator Specification »,
SOFT-IT deliverable,
Octobre 1998.

[41]

D. MENTRÉ, T. PRIOL,
« Extension of the runtime system to support larger shared memory regions »,
PACHA deliverable D5170.1,
June 1998.

[42]

T. PRIOL,
« Performance evaluation of the parallel Fortran compiler »,
PACHA deliverable D6130.1,
Décembre 1998.

[43]

A. SEZNEC,
« C7 Salto description »,
SPEAR2 deliverable D.1.3.2,
July 1998.

Bibliographie générale

BGS94

D. BACON, S. GRAHAM, O. SHARP,
« Compiler Transformations for High-Performance Computing »,
ACM Computing Surveys 26, 4, décembre 1994, p. 345-420.

CHP97

P. CHANG, E. HAO, Y. PATT,
« Target prediction for indirect jumps »,
in: Proceedings of the 24th Annual International Symposium on Computer Architecture,
1997.

GLL⁺90

K. GHARACHORLOO, D. LENOSKI, J. LAUDON, P. GIBBONS, A. GUPTA, J. HENESSY,
« Memory Consistency and event ordering in scalable shared memory multiprocessors »,
in: 17th Annual International Symposium on Computer Architectures, ACM, p. 15-26,
mai 1990.

KCZ92

P. KELEHER, A. COX, W. ZWAENEPOEL,
« Lazy Release Consistency for Software Distributed Shared Memory »,
in: 19th International Symposium on Computer Architecture, p. 13-21,
mai 1992.

KDCZ94

P. KELEHER, D. DWARKADAS, A. COX, W. ZWAENEPOEL,
« TreadMarks: Distributed Shared Memory on standard workstations and operating systems »,
in: Proceedings of the 1994 Winter Usenix Conference, p. 115-131,
janvier 1994.

Li86

K. LI,
Shared Virtual Memory on Loosely Coupled Multiprocessors,
thèse de doctorat, Yale University, septembre 1986.

LS96

M. LIPASTI, J. SHEN,
« Exceeding the dataflow limit with value prediction »,
in: Proceedings of the 29th International Symposium on Microarchitecture,
1996.

RBS96

E. ROTENBERG, S. BENNET, J. SMITH,
« Trace cache : a low latency approach to high bandwidth instruction fetching »,
in: Proceedings of the 29th International Symposium on Microarchitecture,
1996.

RHWG95

M. ROSEMBLUM, S. HERROD, E. WITCHEL, A. GUPTA,
« Complete computer system simulation : the SimOS approach »,
IEEE Parallel and Distributed Technology n° 3, 1995.

SVS96

Y. SAZEIDES, S. VASSILIADIS, J. SMITH,
« The performance potential of data dependence speculation and Collapsing »,
in: Proceedings of the 29th International Symposium on Microarchitecture,
1996.

TEL95

D. TULLSEN, S. EGGERS, H. LEVY,
« Simultaneous multithreading : maximising on-chip parallelism »,
in: 22nd Annual International Symposium on Computer Architecture, p. 392-403,
juin 1995.

UM97

R. UHLIG, T. MUDGE,
« Trace-Driven memory simulation: a survey »,
ACM Computing Surveys, 1997.

Yeh93

T. YEH,
Two-level adaptive branch prediction and instruction fetch mechanisms for high performance superscalar processors,
thèse de doctorat, University of Michigan, 1993.