Précédent : Étude des mécanismes de séquencement Remonter : Étude des mécanismes de séquencement Suivant : Prédicteur de branchements biaisé
Précédent : Étude des mécanismes de séquencement
Remonter : Étude des mécanismes de séquencement Suivant
: Prédicteur de branchements biaisé
Un processeur ne peut exécuter plus vite qu'il ne charge ses instructions. Pour permettre de réduire le goulot d'étranglement noté sur les processeurs à nombreuses unités fonctionnelles, un mécanisme appelé ``multiple-block ahead branch predictor'' a été proposé [18].
Ce mécanisme prédit efficacement les adresses de plusieurs blocs d'instructions en avance. Un avantage majeur du ``multiple-block ahead branch predictor'' est de pouvoir être utilisé avec à peu près tous les schémas de prédiction de branchement. De plus l'utilisation de ce schéma permet de pipeliner la prédiction de branchement.
Cette étude a été menée en collaboration avec l'équipe Apara
de l'Irit.