Précédent : Prédicteur de branchements biaisé Remonter : Architectures de processeurs Suivant : Environnement pour architectures hautes performances
Précédent : Prédicteur de branchements biaisé Remonter
: Architectures de processeurs Suivant :
Environnement pour architectures hautes
performances
Participants : Sébastien Hily, André Seznec
Mots-clés : multiflots D'ici quelques années, plusieurs processeurs pourront être réunis sur un même composant. De plus, le fossé relatif entre horloge interne et horloge système ne cessera de s'accroître, rendant de plus en plus coûteux les accès externes. Parmi les solutions pour exploiter ces nouvelles données technologiques, le multiflot semble l'une des méthodes les plus efficaces. Le multiflot est basé sur l'exécution de plusieurs flots d'instructions indépendants. Lorsqu'un flot est bloqué, par exemple en attente d'un accès externe long, le processeur commute sur un autre flot. Disposer de plusieurs flots exécutables simultanément sur une architecture superscalaire devrait permettre de maximiser le taux d'utilisation du processeur et donc les performances. De nombreux paramètres entrent en jeux dans la conception d'une architecture multiflot : nombre de supports physiques de flots, types et partage des ressources, hiérarchie mémoire, etc.
Un simulateur a été développé afin d'explorer les choix possibles pour les architectures multiflots. Une étude a été menée sur les mécanismes de prédiction de branchements [12]. Les travaux actuels portent sur le comportement de la hiérarchie mémoire lors de l'exécution multiflot, et plus particulièrement sur le problème de saturation de la bande passante entre les premiers et seconds niveaux de caches.